PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-016087

(43)Date of publication of application: 18.01.2002

(51)Int.CI.

HOIL 21/338 H01L 29/812 H01L 29/205 H01L 29/417 H01L 29/778

(21)Application number : 2000-196749

(71)Applicant: NEC CORP

(22)Date of filing:

29.06,2000

(72)Inventor: NAKAYAMA TATSUMINE

(a)

(b)

ANDO YUJI

MIYAMOTO HIRONOBU KUNIHIRO KAZUAKI TAKAHASHI HIROYUKI KASAHARA TAKEMOTO HAYAMA NOBUYUKI

ONO YASUO


MATSUNAGA TAKAHARU KUZUHARA MASAAKI


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To effectively suppress leakage current by realizing a Schottky barrier having sufficient height which cannot be obtained by conventional techniques.

SOLUTION: A carrier travel layer 3 is formed on a substrate 1 via a buffer layer 2, and a spacer layer 4 and a carrier-supplying layer 5 are formed thereon. On the layer 5, a source electrode 8 and a drain electrode 9 are provided, and a gate electrode 7 is provided via a Schottky layer 6. The layer 5 is constituted by AlGaN, so as to have tensile distortion. The layer 6, however, is constituted by InGaN so as to have compressive distortion.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本國特許庁(JP)

(12) 公開 特許 公 綴 (A)

(11)特許出際公開番号 特開2002-16087 (P2002-16087A)

(43)公顷日 平成14年1月18日(2002.1.18)


(51) Int CL.	超別記号	FI	テーマコード(参考)	
H01L 21/338		H01L 2	9/205 4 M 1 0 4	
29/812		2	9/80 F 5F102	
29/205	•	2	9/50 J	
29/417	•		9/80 H	
29/778		_		
		卷查部 求	未額求 請求項の数12 OL (全 12 頁)	
(21)出顯番号	特願2000-196749(P2000-196749)	(71) 出願人	000004237	
			日本包気株式会社	
(22) 出頭日	平成12年6月29日(2000.6.29)	東京都港区芝五丁目7番1号		
		(72) 発明者	中山 透峰	
			東京福港区芝五丁目7番1号 日本国気味	
			式会社内	
		(72) 発明者	安節 裕二	
			東京都港区芝五丁目7番1号 日本電気株	
			式会社内	
		(74)代理人		
		0.1714204	弁理士 金田 昭之 (外2名)	
			THE MEAN WAS UP 6 TO 1	
			最終質に抜く	


(54) 【発明の名称】 半導体装置

(57)【変約】

【課題】従来技術では得ることのできなかった充分な高さを有するショットキ障壁を実現し、リーク電流を効果的に抑制すること。

【解決手段】基板1上に、バッファ層2を介してキャリア走行層3を形成し、その上にスペーサー扇4、キャリア供給層5を形成する。キャリア供給層5上には、ソース電極8およびドレイン電極9を設けるとともに、ショットキ層6を介してゲート電極7を設ける。キャリア供給層5はA1CaNにより構成し、引つ張り電みを有するようにする。一方、ショットキ層6は1nGaNにより構成し、圧縮瓷みを有するようにする。





【特許請求の範囲】

【請求項1】 第一の電子陸壁層と、この上に直接またはスペーサ層を介して形成された第三の電子障壁層と、さらにこの上に形成されたショットキ電極と、を備える半導体装置において、第二の電子障壁層中、第一の電子陸壁層側に負のピエブ運筒が誘起され、ショットキ電極側に正のピエブ電荷が誘起されたことを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、 第一の電子障壁層中、第二の電子障壁層側に負のピエン 電荷が誘起され、その反対側に正のピエン電荷が誘起されたことを特徴とする半導体装置。

【初來項4】 下地層と、その上部に形成された第一の電子障壁層と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成されたショットキ電極と、を備える半導体装置において、下地層、第一の電子障壁層および第二の電子障壁層が、いずれも(0001)面を主面とするウルン鉱型のIII 族変化物半導体層であって、第二の電子障壁層が圧縮電みを有することを特徴とする半導体装置。

【請求項5】 請求項4に記載の半導体装置において、 第一の電子隊壁層が引っ張り歪みを有することを特徴と する半導体装置。

【請求項6】 下地層と、その上部に形成された第一の 電子障壁層と、この上に直接またはスペーサ層を介して 形成された第二の電子障壁層と、さらにこの上に形成さ れたショットキ電極と、を備える半導体装置において、 下地扇、第一の電子障壁層および第二の電子障壁層が、 いずれも(0001)面を東面とするウルツ鉱型のIII 族電化物半導体層であって、層厚方向と垂直な水平面内 の格子定数の平均値を平均格子定数と定義したときに、 第二の電子障壁層の平均格子定数が、下地層の平均格子 定数よりも大きいことを特徴とする半導体装置。

【請求項7】 請求項6に記載の半導体装置において、第一の電子障壁層の平均格子定数が、下地層の平均格子 定数以下の値であることを特徴とする半導体装置。

【請求項8】 請求項7に記載の半導体装置において、 下地層が $A + \alpha G a + \alpha N (0 \le \alpha \le 1)$ からなり、第 一の電子障壁層が $A + \beta G a + \beta N (\alpha \le \beta \le 1)$ からなり、第二の電子障壁層が $I n * G a y A I + xy N (0 < x \le 1 * 0 \le y < 1)$ からなることを特徴とする半導体装置。

【請求項9】 請求項でに記載の半導体装置において、 下地層がAFRGaiRN(りぐゅ至1)からなり、第 一の電子障壁層がAFBGaiBN(amBE1)から なり、第二の電子障壁層がAFyGaiyN(0至ッド a) からなることを特徴とする半導体装置。

【論求項10】 請求項1乃至9いずれかに記載の半導体装置において、前記ショットキ電極がゲート電極であって、さらにソース電極およびドレイン電極を備えたことを特徴とする半導体装置。

2

【翻求項11】 請求項10に記載の半導体装置において、前記ソース電極および前記ドレイン電極が、無違みまたは引っ張り歪みを有するIII 恢至化物半導体層と接して形成されたことを特徴とする半導体装置。

【請求項12】 (0001) 面を主面とするウルツ鉱型の複数のIII族室化物半導体層と、その上部に形成された、ゲート電極、ソース電極およびドレイン電極と、を備える半導体装置において、前記複数のIII族室化物半導体層は、GaNからなる第一の層とAlaGalaN (0<x≤1) からなる第二の層とを含み、第一の層と接するように前記ゲート電極が形成され、第二の層と接するように前記ゲート電極が形成され、第二の層と接するように前記ゲース電極およびドレイン電極が形成されたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はショットキ電極を具備する半導体装置、特に、耐圧、高周波動作、高温動作に優れた選界効果トランジスタに関する。

[0002]

【従来の技術】 Ga N系半導体は他のIII-V族化合物 半導体と比較してショットキ障壁高さが高いことが知ら れている。例えばワン等によりアプライド・フィジック ス・レターズ(Applied Physics Letters Vol.68, No.9, pp1267, 1996)にて報告されている。

【0003】この報告の中で、ワン等はPt/GnN及びPd/GnNショットキダイオードを作製し、Pt/GnN及びPd/GnN各々のショットキ障壁高さを測定しており、その障壁高さは各々1、13~1、27eV、0、96~1、24eVである。この値は、例えばGnAs系(~0、7eV)、「nP系(~0、5cV)のショットキ障壁高さと比較して高い。

【0001】また、ヘテロ接合電界効果トランジスタの場合は、適常ショットキ電域と接する半導体局(電子障壁層)としてAIGsN層が用いられる。例えば、エガワ等によりアプライド・フィジックス・レターズ(Applied Physics Letters Vol.76.No.1.ppl21.2000)にて報告されている。

【0005】図10はエガワ等により報告された電界効果トランジスタの断面構造図である。図10にボナようにサファイア基板1001上に、膜厚30nmのGaN析1003、膜原10nmのA1GaNスペーサー簡1004、膜厚20nmのn型A1GaNキャリア供給層1005、膜原20nmのn型GaNキャップ層1006を有機系属領化エピタギシー方により形成後、反応性イオン

エッチング(RIE) 法によりGaNキャップ聞1006及びAIGaNキャリア供給回1005の一部を除去し、Ti/AIをソース1007、ドレイン1008を選極として形成し、ゲート電極1009としてPt/Ti/Auを形成することで電界効果トランジスタが製作される。AIGaN扇は、GaN唇と比較してパンドギャップが大きいため、Pt/AIGaN界面におけるショットキ陸壁高さはPt/GaN界面における障壁高さよりも高くなる。

[0006]

【発明が解決しようとする課題】しかしながら、従来例の構造では、ショットキ電圧を正側に印加する動作では、障壁高さが不充分である。特に、ゲート電圧無印加時のソースードレイン間の電流値が0の電界効果トランジスタ、すなわちエンハンスメントモードで動作する電界効果トランジスタの場合、動作時すなわちショットキ電圧を正側に印加した時にリーク電流が増大し、増幅率が劣化する等の課題を有していた。

【0007】この対策として、AIGaN局の原みを増大させてショットキ陸壁を厚くしリーク電流を低減する方法が考えられるが、臨界膜原との関係で一定の制約があり、充分なショットキ陸壁原さが得られる程度に厚みを増大させることは困難であった。また、AIGaN局のAI組成比を高くすることでショットキ障壁を高くすることも考えられるが、AI組成比を高くした場合、層中の引っ張り歪みが大きくなり臨界膜原がより小さくなっため、充分なショットキ障壁高さを得ることは困難であった。

【0008】本発明は上記事情に鑑みなされたものであって、従来技術では得ることのできなかっただ分な高さを有するショットキ障壁を実現し、リーク電流を効果的に抑制することを課題とする。

[0009]

【課題を解決するための手段】本発明は、上記課題を解決するため、ショットキ電極下に圧縮歪みを有する層を設けることにより、たとえば図1 (b) に示すような充分な高さの2段構造のショットキ障壁を有するバンド構造を形成せしめ、リーク電流を防止するものである。

【0010】格子定数の異なるIII-V族半導体局を積層した場合、半導体層に内部違みが発生し、この内部部 40 みに起因するピエン効果により、属中に内部選界が生じることが知られている。例えばIII族変化物半導体からなる厚膜下地層の(0001)面上に、これより格子定数の大きな材料を開磨した場合、層厚が格子不整による概修の発生する臨界原み以下ならば、この層には弾性的に圧縮電みが残存する。この電みによるピエン効果により、基板から表面側に向から内部電界が生じる。逆に格子定数が小さな材料を積層した場合、この層には引っ張り重みが残存し、内部電界の方向は逆になる。本発明は、このようなヒエン効果を利用することにより、シュ 50

ットキ歴壁を高くするものである。なお、本明細路において、III族室化物半導体結晶における(0001)面とは、図15に示す配置における斜線を付した面をいう。

【0011】本発明によれば、第一の電子陸壁扇と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成されたショットキ電極と、を備える半導体装置において、第二の電子障壁層中、第一の電子障壁層側に負のピエン電荷が誘起され、ショットキ電極側に正のピエン電荷が誘起されたことを特徴とする半導体装置が提供される。

【0012】この半導体装置によれば、第二の電子極壁 層中に誘起されるピエン電荷の作用により、第一の電子 陸壁層のショットキ陸壁を効果的に高くすることができ る。この結果、リーク電流の発生を有効に抑制できる。

【0013】この半導体装置において、第一の電子磁壁 層中、第二の電子障壁房側に負のビエン電荷が誘起され、その反対側に正のビエン運荷が誘起された構成とすれば、第二の電子隔壁層中に誘起されるビエン電荷によるショットキ陸壁高さの向上作用がより顕著となる。

【0014】また、第一および第二の電子障壁商を、いずれもIII族業化物半導体材料からなるものとした場合、好道にピエン分極が発生し、第二の電子障壁層中に誘起されるピエン電荷によるショットキ障壁高さの向上作用がより顕著となる。

【0015】また本発明によれば、下地層と、その上部に形成された第一の電子膨壁層と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成されたショットキ電極と、を備える半導体装置において、下地層、第一の電子障壁層および第二の電子障壁層が、いずれも(0001)間を主面とするウルツ鉱型の111旋変化物半導体層であって、第二の電子障壁層が圧縮歪みを有することを特徴とする半導体装置が提供される。

【0016】この半導体装置によれば、第二の電子障壁 層が圧縮型みを有するため、層中にピエン電筒が誘起され、第一の電子障壁層のショットキ障壁を効果的に高く することができる。この結果、リーク電流の発生を有効 に抑制できる。

【0017】この半導体装置において、第一の電子障壁 層が引っ張り電みを有する構成とすれば、第二の電子障壁 層中に誘起されるピエン電荷によるショットキ障壁両 さの向上作用がより顕著となる。

【0018】また本発明によれば、下地層と、その上部に形成された第一の電子障壁層と、この上に直接またはスペーサ層を介して形成された第二の電子障壁層と、さらにこの上に形成されたショットキ電標と、を備える半導体装置において、下地層、第一の電子障壁層および第二の電子障壁層が、いずれも(0001)面を主面とすろりルツ無型の111展室化物半導体層であって、層度月

向と垂直な水平面内の格子定数の平均額を平均格子定数 と定義したときに、第二の電子機壁層の平均格子定数 が、下地層の平均格子定数よりも大きいことを特徴とす る半導体装置が提供される。

【0019】この半導体装置によれば、第二の電子障壁 層に圧縮歪みが生じるため、層中にピエン電荷が誘起さ れ、第一の電子障壁層のショットキ障壁を効果的に高く することができる。この結果、リーク電流の発生を有効 に抑制できる。ここで、平均格子定数とは、多層膜の状 / 態における格子定数ではなく、局を構成する材料固有の 10. 格子定数をいう。たとえば、(0001)面を主面とす。 るC a Nからなる厚膜下地層の上部に、C a Nよりも a 釉格子定数の小さいAIGaN唇を成長させた場合、A IG a N層には引っ張り歪みが生じた状態となり、層厚 方向と抵直な水平面内では、GaN庖とAIGaN園の 格子間隔は等しくなる。本発明における平均格子定数と は、このような歪みがかかった状態の格子間隔をいうの ではなく、その材料の持つ本来の格子定数をいうものと する。なお、居厚方向と垂直な水平面内の格子定数と は、(0001)面の傾斜がない場合は、a 軸格子定数 と一致する。

【0020】この半導体装置において、第一の電子障壁 層の平均格子定数を下地層の平均格子定数以下の値とす れば、第二の電子障壁層中に誘起されるピエン運荷によ るショットキ障壁高さの向上作用がより顕著となる。

【0021】下地層、第一の電子障壁圏および第二の電子障壁圏は、たとえば以下のようにすることが好ましい。すなわち、下地圏が $A \mid \alpha Gai$ $\alpha N (0 \le \alpha \le 1)$ からなり、第一の電子障壁圏が $A \mid \beta Gai$ $\beta N (\alpha \le \beta \le 1)$ からなり、第二の電子障壁圏が $ayA \mid axy$ $ayA \mid ax$

【0022】本発明は、高電子移動度トランジスタ(HEMT)やMESFET(Metal Semiconductor Field Effect Transistor)等の電界効果トランジスクに適用した場合、一層効果的である。すなわち、上記各半導体装置において、ショットキ框極がゲート電極であって、さらにソース電極およびドレイン電極を備えた構成とすれば、本発明の効果がより顕著に発揮され、ゲートリーク電流の少ない信頼性に優れる電界効果トランジスタが得られる。

【0023】この場合、ソース電極およびドレイン電便は、無電みまたは引っ張り電みを有する「UI族窒化物半導体層と接して形成することが好ましい。このようにす

れば、ゲート巡極部におけるショットキ障壁を高くする と同時にソース・ドレイン電機のコンタクト抵抗を低減 できる。

【0024】また本発明によれば、(0001)面を主面とするウルン鉱型の複数のIII 族窓化物半導体層と、その上部に形成された、ゲート電極、ソース電極およびドレイン重極と、を備える半導体装置において、前記複数のIII 族窓化物半導体層は、GaNからなる第一の層とAlxGalxN(0くx≦1)からなる第二の層とを含み、第一の層と接するように前記ゲート電極が形成され、第二の層と接するように前記ゲート電極が形成され、第二の層と扱するように前記ソース電極およびドレイン電極が形成されたことを特徴とする半導体装置が提供される。

【0025】従来の世界効果型トランジスタにおいて は、通常、ショットキ障壁を高くする観点からAIGa N上にゲート電極を設け、コンタクト抵抗低減の観点か らドーピングしたGaN上にソース・ドレイン電極を設 けていた。これに対し本発明は、CaN上にゲート電極 を設け、ショットキ障壁を高くするとともに、AICa N上にソース・ドレイン電極を設け、電極部のオーミッ ク性を高めている。ゲート破極部のショットキ障壁を高 くできる理由は、(0001)面を主面とするウルツ鉱 型のCaNの表面が負の極性を持つことによる。ゲート 電極側の界面近傍においてGaN層が負の極性を持つた め、ショットキ障壁を高くすることができる。なお、G a N表面の負の機性による作用と、上述した半導体装置 における第二の電子簡壁層の作用とは、それぞれ異なる 機構によって生じろものであり、後者の方がより顕著に ショットキ障壁を高くすることができる。したがって、 下地脳をAIGaNにより構成する等の手法により、上 記CaN層が圧縮歪みを有するようにすれば、より効果 的である。

【0026】以下、本発明の作用について図面を参照して説明する。ウルン新型III族変化物半導体では、結晶の金みにより電位が形成されるピエン効果が発生する。例えば、(0001)面を主面とするGaN層1101上にGaN層より格子定数の小さいAIGaN層1102を形成した場合、図8(a)に示すようにAIGaN/GaNのでロ界面側(AIGAN層の(0001)面側)に正の電荷が、反対側(AIGAN層の(0001)面を主面とするGaN層1103上にGaN層より格子定数の大きいInGaN層1104を形成した場合、図8(b)に示すようにInGaN/CaNへテロ界面側(InGaN層の(0001)面側)に負の電荷が、反対側(InGaN層の(0001)面側)に負の電荷が、反対側(InGaN層の(0001)面側)に重の電荷が発生する。

【0027】 従来のショットや追慢構造では、上記図8 (a) のバンド構造を採用し、ショットや障壁高さを確保している。たとえば順速した図10の11」FETで は、G a N属 1 0 0 3 上に、A | G a Nスペーサー図 | 0 0 4 および A | G a Nキャリア 供給 回 1 0 0 5 が設けられ、さらにその上にゲート 近極 1 0 0 9 が 形成されており、 既略図 8 (a) のようなバンド構造となっている。

【0028】ところがこのような構造では、ショットキ 障壁高さをさらに高くしようとしても一定の限界があった。ゲート電極直下のAIGaN層を厚膜にすればショットキ際壁高さを高くすることができるが、前記したように臨界膜厚との関係で膜厚に制限があり、ショットキ 障壁高さを高くすることに制約があった。

【0029】これに対し本発明では、運極直下に圧縮金みを有する半導体局を設けることによりビエン効果による障監高さの向上を図るものである。この点について図9を参照して説明する。

【0030】図9(a)は従来のHJFETを示す図であり、図9(c)は対応するバンド図である。基板90上にバッファ層91を介して厚膜のGaN下地層92が形成され、その上にAIGaN層93および電極95が積層した構造となっている。各々のIII族窒化物半導体層の結品成長面は(0001)面である。一方、本発明に係るHJFETについて、その構造を図9(b)に、対応するバンド図を図9(d)に示す。A1GaN層93(第一の電子障壁層に相当)上と電極95の間にInGaN層94(第二の電子障壁層に相当)が設けられている点で図9(a)、(c)と相違する。

【0031】本発明に係るHJFETにおいては、この InGaN属94が層厚方向と垂直な水平面内に圧縮重みを有するため、ショットキ障壁高さが効果的に向上する。図示したHJFETでは、各半導体層の内部歪みが、圧縮モードまたは引っ張りのモードのいずれかであるかは、原膜のGaN下地層92の結晶格子定数との大小関係によって決定する。InGaN層93の層厚方向と遮直な水平面内の格子定数(a轴格子定数)は、GaN下地層92のそれよりも大きいため、面内圧縮重みが生じる。このため、(0001)面側に正の電荷が、

(000-1) 南側に負の電荷が発生するようにピエン 効果が働く。ショットキ金属と概III族空化物半導体間の際質高さHA物質によって規定されるため金属のフェルミレベルを基準としたIII族室化物半導体の伝導帯エネルギーは、金属一半導体界面から遠ざかるにつれて高くなる。すなわち、金属一半導体界面から遠ざかるにつれて電子の感じる障壁高さが高くなる。したがって、従来例(図9(a))と比較して、ショットキ接合におけるリーク電流を低減することができ、ゲートバイアスを正に印加した場合でもすぐれた電流増幅特性を実現することができる。

【0032】以上の点に関し、さらに詳細に説明する。 図9(b)のバンド構造におけるショットキ硫酸高さす m は以下の式により表される。 $\delta_{BI} = (\delta_{InCoN} + \Delta_{Fc}) + V_{pirzo}$

φ can : Ca Nのショットキ薩壁高さ

4 Ec:(AICaNの伝導体下端のエネルギー)-(InCaNの伝導体下端のエネルギー)の傾

V_{preco} : ピエン効果に起因して I n G a N 回 9 3 中に 生じた分極による電位法

一方、図り(u)のパンド構造におけるショットキ障壁 高さ e tz は以下の式により表される。

O HZ = O ALGAN

oalGal : AlGalNのショットキ障壁高さ本発明によるショットキ障壁高さの上昇分はのBl ーのBl により求められるが、(olicial + Alea)とのAlGal が略等しいことから、この上昇分は、ほぼVpiczo と等しい値となる。すなわら本発明は、電極直下に配置した圧縮型みを有する層中に発生するピエゾ分極を利用してショットキ障壁高さを上昇させるものである。

[0033]

【発明の実施の形態】本発明における第一の電子障壁層は、第二の電子障壁層の電子障壁を高めるために設けられる。第二の電子障壁層は、第一の電子隙壁層上に直接形成することが好ましいが、たとえば10 n m以下のスペーサ層を介して形成してもよい。

【0034】本発明において、下地層とは、半導体装置を構成する各半導体局のうちの最も厚みの厚い層であって、他の半導体層の結晶系を拘束する層をいう。この層を基準として他の半導体層の歪みモードが決定する。すなわち、下地層よりも格子定数の小さい層には引っ張り歪み、下地層よりも格子定数の大きい層には圧縮光みが発生する。

【0035】下地層の上部に、この層と異なる格子定数の半導体層を形成した場合、臨界膜厚以上の層みとすると、半導体層中に転位が発生して格子緩和を起こす。したがって、ピエゾ分極を充分に発生させ、本発明の効果を顕著にするためには、半導体層の原みを臨界膜厚以下とすることが望ましい。しかしながら、一般に格子緩和は不完全に進行し、臨界膜厚を超えた場合でも一定の格子型が秩存する。したがって、本発明においては、一定のピエゾ効果が得られる範囲内であれば臨界膜厚を超えた膜厚を採用することもできる。

【0036】上記のように、第一および第二の電子陸壁 扇は、臨界膜原以下であることが望ましいが、下限については特に制限がなく、たとえば数原子オーダーが積層 した程度の厚み(10入程度)でもよい。

【0037】臨界順厚はマシューズの式(J. W. Matche ws and A. B. Blokestee, J. Cryst. Growth 27,118(1974))により計算することができる。図14および図15に計算結果を示す。この計算においては、以下の表に示すパラメークを用いた。

[0038]

0 【洗1】

	GaN	A l. N	InN
格子定欽(A)	3.180	3.111	3.533
ポアソン比	0.3	0.3	0.3

【0039】以下、本発明の好ましい実施の形態について図面を参照して説明する。なお、以下の実施形態において業子を構成する各日1版変化物半導体層は、先分なピエン効果が発現させる関点から、(0001)面を主面とするウルツ鉱型の半導体層とすることが好ましい。但し、所定のピエン効果が待られる範囲内で関々の形態 10をとることもでき、たとえば(0001)面から任意の方向に約55度以内、好ましくは10度以内の角度で傾斜させることができる。

【0040】(第1の実施の形態)本実施形態に係る電界効果トランジスタの断面構造を図1に示す。 基板1上に、バッファ唇2を介してキャリア走行層3が形成され、その上にスペーサー層4、キャリア供給層5が形成されている。 キャリア供給層5(第一の電子障壁層に相当)の上には、ソース電極8およびドレイン電極9が設けられ、また、ショットキ層6(第二の電子障壁層に相当)を介してゲート電極7が設けられている。

【0041】基板(としては、例えばサファイア、炭化シリコン、のほか、GaN、AlGaN、AlN等のII I族変化物半導体を用いることができる。

【0042】バッファ唇2は、たとえば400~500℃程度の低温で形成された低温バッファ唇とする。この唇は、 基板1と、その上部に形成されるIII族空化物半導体層 との格子不整合による道みを緩和する役割を果たす。

【0041】本実施形態では、最も層厚の厚いキャリア 進行層3が下地層に相当し、この層を基準として他の半 導体層の歪みモードが決定する。すなわち、キャリア進 行層3よりも格平定数の小さい層には引っ張り歪み、格 予定数の大きい層には圧縮歪みが発生する。

【0045】ショットキ層6は、層厚方向と垂節な水平 面内に圧縮差みを有するようにする。具体的には、ショットキ層6の格子定数をキャリア追行層3の格子定数よりも大きくする。このような構成とすることにより、図1(b)のようなバンド構造となる。すなわち、ショッ トキ暦6中に、圧縮型み由来のピエン分極が発生するため、キャリア供給層5のショットキ障壁が高くなり、リーク強流の抑制される素子構造となる。

10

【0046】本実施形態における各半導体局を構成する 具体的材料は、様々のものを用いることができる。たと えば、キャリア走行局3をGaN、スペーサ層4および キャリア供給層5をAlCaN、ショットキ層6をIn GaNにより構成することができる。たとえば下地層と なるキャリア走行層3をGaNにより構成した場合、ショットキ層6を

 $(I_{Dx}A_{I_{Dx}})_yGa_{I_y}N(0.164 \le x \le 1, 0 \le y < 1)$

により構成すれば、ショットキ層 6 中に圧縮金みが生 じ、キャリア供給局 5 のショットキ障壁を向上させる作 用が発現する。

【0047】(第2の実施の形態)本実施形態に係る電界効果トランジスタの断面構造を図2に示す。基板1上に、低温低温パッファ層2を介してキャリア走行層3が形成され、その上にスペーサー層4、キャリア供給暦5およびショットキ層6が形成されている。ショットキ層6の上には、ソース電極8、ドレイン電極9およびゲート電極7が設けられている。

【0048】 基板1、低温バッファ局2、キャリア走行 簡3、スペーサー層4、キャリア供給局5 およびショットキ 同6を構成する材料は、第1の実施の形態と同様のものを用いることができる。ここで、ショットキ 簡6は、キャリア走行 問3よりも大きい格子定数を有する材料により構成し、層厚方向と垂直な水平面内に圧縮歪みを有するようにする。これによりショットキ 届6 中に圧縮 選み由来のピエゾ分極を発生させ、キャリア 供給 届5によるショットキ 障壁を高くすることができる。

【0049】本実施形態の電界効果トランジスクは、登 化ガリウム半導体層のエッチング工程が不要であるため、プロセスが簡略であるという利点を有する。

【0050】 (第3の実施の形態) 本実施形態に係る定 界効果トランジスタの断面構造を図3に示す。本実施形態は、ショットキ暦6の幅がゲート電極7の幅よりも狭くなっており、ゲート長を填くできるという利点を有する。なお、このような形態は、ショットキ暦6をサイドエッチングすることにより形成することができる。

【0051】 (第4の実施の形態) 本実施形態に係る證 界効果トランジスタの断面構造を図すに示す。本実施形態では、ゲート遺極で下のショットキ層6を腐骸にする ーガ、ソース遺極8およびドレイン電極9下のショット キ層6を海峡にしている。これにより、ショットキ層6 のエッチング工程においてキャリア供給層5が露出した いので、エッチャントがキャリア供給所5とショットキ 図6の選択性を有することが要求されず、エッチングに 課せられる制約が緩やかになる。また、キャリア供給層 5が損傷を受けることがないという利点もある。

【0052】なお、本実施形態において、ショットキ層 6はドレイン側に延在する形態となっているが、これに より、ゲート電極とドレイン領域との間の電界集中を緩 和することができる。

【0053】 (第5の実施の形態) 本実施形態に係る塩界効果トランジスタの断雨構造を図5に示す。本実施形態では、ショットキ局10をGaNにより構成している。ショットキ局10の上面が負の極性を持つため、キャリア供給局5に生じるショットキ際螺を高くすることができる。

【0054】 (第6の実施の形態) 本実施形態に係る政界効果トランジスタの断面構造を図6に示す。本実施形態では、下地層となる基板 12を格子定数の比較的小さい Al Ca Nにより構成しているため、Ga Nからなるショットキ層 10中に圧縮型みが生じる。このため、キャリア供給局 5に生じるショットキ障壁を効果的に高くすることができる。

【0055】 (第1の実施の形態) 本実施形態に係る電界効果トランジスタの断面構造を図1に示す。本実施形態では、異種基板を用いず、GaNからなる基板13を用いている。基板13は、たとえば、サファイア基板上に低温バッファ唇を介して厚膜のGaN層を形成した後、エッチングによりサファイア基板を除去することにより得ることができる。

【0056】(第8の実施の形態)本実施形態に係る電界効果トランジスタの断耐構造を図11に示す。本実施 20 形態では、キャリア供給回5上にソース電極8およびドレイン電極9を設け、キャリア供給回5上にショットキ 届6を介してゲート電極7を設けている。ショットキ回6は保護膜20により覆われており、空気と接触しないようにされている。このようにショットキ 西6を保護膜20で覆う構造とすることにより、ショットキ 西6 表面 近傍に電荷が誘起されることを防止し、素子の動作を安定にすることができる。

【0057】保護膜20は、空化シリコン、酸化シリコンまたは窒化酸化シリコン膜等により構成することがで 40 きる。

【0058】 (第9の実施の形態) 本実施形態に係るショットキグイオードの街面構造を図12に示す。

【0059】基板(不図示)上に、バッファ圏(不図示)を介してキャリア走行圏3が形成され、その上にスペーサー圏4、キャリア供給圏5およびショットキ圏6が形成されている。ショットキ圏6の上にはバッファ局23が設けられ、スペーサ層4、キャリア供給圏5の上にはバッファ局22が設けられている。ショットキ圏6は、キャリア表行層3よりも大きい格子運攻を有する材。50

料により構成し、層厚方向と垂直な水平面内に圧縮電水を有するようにする。これによりショットキ層6中に圧縮電み由来のピエン分種を発生させ、キャリア供給層5によるショットキ障壁を高くすることができる。バッファ層22は、引っ張り電みを有するスペーサ層4および

無型みのキャリア供給層5の上に形成されているため、

艮好なコンタクト低抗が得られる。

【0060】 (第10の実施の形態) 本実施形態に係るショットキダイオードの断面構造を図13に示す。本実施形態は、第9の実施の形態と類似した構造となっているが、バッファ唇22がキャリア供給唇5とのみ接触している点が異なっている。このような構造となっているため、製造プロセスは第9の実施の形態と比較して高便になる。バッファ唇22のコンタクト抵抗はやや大きくなる。

[0061]

【実施例】実施例1

本実施例の電界効果トランジスタの構造を図1に示す。 以下、この電界効果トランジスタの作製方法について説明する。

バッファ回2:通常400~500℃ (例えば450℃) キャリア走行暦3 (GaN屆) :通常1000~1050℃ (例 えば1030℃)

スペーサ層4、キャリア供給層5(A I G a N層):通 常1040~1100℃(例えば1080℃)

ショットキ暦 6 (t n C u N 回):通常800~900℃(例 えば840℃)

次いで、フォトレジストを塗布し、露光、現像により開口部を設けた後、Claガスを用いたドライエッチング (ECR法)によりショットキ層6の一部を除去する。さらに第一の金属としてTi/Al (Ti層の膜厚10nm、Al扇の膜厚200nm)を電子銃蒸着により形成し、リフトオフの後、ランプアニール(650℃、30秒)することでソース電極8、ドレイン電極9を形成する。その後、フォトレジストを塗布し、露光、現像により関口部を設けた後、第二の金属としてNI/Au (Ni層の膜厚10nm、Au層の膜厚200nm)を電子銃蒸音により形成し、リフトオフすることによりゲート電極7を形成する。以上の工程を経て電界効果トランジスクを作製する。

【0063】本実施例の世界効果トランジスクは、ショ

ットキ層6に圧縮点み、キャリア供給層5に引っ張り追みが残存する。このため、ピエン効果により、ショットキ層6中のキャリア供給層5と接する側、および、キャリア供給層5中のショットキ層6と接する側に負電荷が誘起される。すなわち、これらの層の界面の伝導帯を高エネルギー側へ押し上げる方向に重界が発生する。この結果、ショットキ接合におけるリーク電流を低減することができ、ゲートバイアスを正に印加した場合でもすぐれた電流増幅特性を実現することができた。また、1n, A1, Ga, 各々の組成比を調節することでゲート電極一動作層間距離、ドーピング濃度とVェを独立に制御することができる。

【0064】なお本実応例では基板としてサファイアを用いたが、炭化シリコンなど他の任意の基板を用いることができる。更に、本実応例ではサファイア基板のc面((0001)面)を用いたが、III族変化物半導体が c軸配向または c軸から任意の方向に約55度までの傾斜を持った配向で成長し、ピエン効果が実施の形態と同じ同きに発生する面であれば良い。例えばサファイア c 面基板の他に、c面から任意の方向に傾斜を持たせた基板を用いることができる。ただし、サファイアc面やs面から傾斜を持たせた基板を用いる場合、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に10度以内の傾斜とすることが好ましい

【0065】同様に本実施例ではキャリア走行層3としてCaNを用いたが、他のIII族窒化物半導体材料を適 意用いることができる。

【0066】 回様に各層の膜厚に関しても、所望の厚さとすることができるが、転位が発生する臨界膜厚以下と 30 することが好ましい。

【0067】なお、本実施例ではGaNキャリア走行唇中に不純物は添加していない。これは、GaN中のN空孔がn型不純物と同様に振舞い選手を放出し、しかもその密度が約5×10½cm³であったため、不純物を添加しなくてもよいことによるものである。n型不純物として、例えばSi、S、Seなどを添加することができる。また、p型不純物としては、例えばBe、Cなどを添加することも可能である。

【0068】また、本実施例ではソース電極、ドレイン 40 電極としてTi/AIを用いたが、ソース電極、ドレイン電極は本実施例中キャリア供給層であるGaNとオーミック接触する金属であればよく、例えばW、Mo、Si、Ti、Pt、AI、Au等の金属を用いることができ、複数の前記金属を開闢した構造とすることもできる。

【0069】また、本実施例ではゲート金属としてNi /Auを用いたが、ゲート電極は本実施例中キャリア供 給層であるGaNとショットキー接触する金属であれば よく、例えばW、Mo、Si、Ti、Pt、Al、Au so 等の金属を用いることができ、複数の削記金属を樹脂した構造とすることもできる。

[0070]

【発明の効果】以上説明したように本発明によれば、ショットキ電極下に圧縮歪みを有する層を設けているため、充分な高さの2段構造のショットキ障壁が形成され、電極下のリーク電流を効果的に防止することができる。

【図面の簡単な説明】

【図1】 本発明に係る半導体装置の構造を示す断面図で ある

【図2】本発明に係る半導体装置の構造を示す断面図で ある

【図3】本発明に係る半導体装置の構造を示す断面図である。

【図4】 本発明に係る半導体装置の構造を示す断面図である。

【図5】本発明に係る半導体装置の構造を示す断面図で ある。

【図 6 】本発明に係る半導体装置の構造を示す断面図である。

【図7】本発明に係る半導体装置の構造を示す断面図である。

【図8】本発明の作用を説明するための図である。

【図9】ビエン効果について説明するための図である。

【図10】従来の半導体装置の構造を示す断面図である。

【図11】本発明に係る半導体装置の構造を示す断面図である。

【図 (2) 本発明に係る半導体装置の構造を示す断面図 である。

【図13】本発明に係る半導体装置の構造を示す断面図 である。

【図14】臨界膜厚の計算結果を示す図である。

【図15】臨界膜層の計算結果を示す図である。

【図16】ウルツ鉱型III族室化物半導体の結晶構造を 示す図である。

【符号の説明】

- 1 基板
- 2 バッファ暦
- 3 キャリアル行所
- ュースペーサー層
- 5 キャリア供給局
- 6 ショットキ肝
- 1 ソース電極
- 8 ドレイン電極
- 9 ゲート電極
- 10 ショットキ層
- 12 基板
- 1-3 キャリア連行所

1004 AlGaNスペーサー協
1005 AlGaNキャリア供給所
1006 GaNキャップ版
1007 ソース電極
1008 ドレイン電板
1009 ゲート電極
1101 GaN層
1102 AlGaN層

CaNM

1001 サファイア基板 1102 1002 GsN核形成圏 1103

1003 GaN層

保護膜

バックァ唇

AIGANA

InGaN層

92 GaN下地層


20


9 4


90 基板 91 バッ


95 電極


10 1104 InGaN層


























[図16]

フロントページの続き

(72) 発明者 富本 広信

東京都港区芝五丁目7番1号 日本電気株 式会社内

(72) 笼阴者 国弘 和明

東京都港区芝五丁目7番1号 日本油気株 式会社内

(72) 発明者 高糖 裕之

東京都港区芝五丁目7番1号。日本電気除り 式会社内

(72) 発明者 笠原 砖黄

頂京都港区芝五丁目7番1号 日本電気株 式会批内

(72) 発明者 羽山 信奉

東京都港区芝五丁目7番1号 日本電気体

式会社内 ·

(72) 発明者 大野 添夫

東京都港区芝光丁目了為1号 日本職気株

式会社内

(72)発明者 松永 高冶

東京都港区建筑工具7番1号 日本電気株

式会社内

(72) 発明者 喜原 正明

東京都港区芝五丁日7番1号 日本電気株

式会批内

ドターム(参考) 4N104 AA04 AA10 BB01 BB02 BB05 BB08 BB06 BB09 BB14 BB16 BB18 CC01 CC03 DD34 DD68 EE14 CC12 HH17 5F102 FA03 FA05 CB01 GC01 GD01 GJ02 GJ10 GL04 CL08 GL09 GM00 GM04 CM08 CN10 CQ01

CRU1 CSO4 CSO5 GTO2 GTO3 GVO7 CVO8 HCO1 HC11 HC19